9 月 21 日，据 DIGITIMES 报道，SK 海力士（SK Hynix）正在深入逻辑设计领域，开发下一代 3D DRAM 架构，该架构可以将存储单元处理（memory-cell processing）与控制它的外围电路（peripheral circuits）分离，允许每一部分使用不同的制造技术进行优化。这是 3D DRAM 技术的重要发展方向 —— 传统 DRAM 采用平面结构，存储单元和外围电路在同一晶圆上制造，工艺节点微缩面临物理极限。
3D DRAM 通过垂直堆叠存储单元，可大幅提升存储密度，同时将外围电路分离到单独的逻辑晶圆上，使用更先进的逻辑工艺制造，实现存储和逻辑的分别优化。SK 海力士作为全球 HBM 市场领导者（份额约 58%），在 3D DRAM 和 HBM 技术领域具有深厚积累。深入逻辑设计反映 SK 海力士从纯存储厂商向 “存储 + 逻辑” 融合的系统级解决方案提供商转型，在 AI 时代存储与计算的边界日益模糊。
3D DRAM 架构是后 1α/1β 时代的关键技术路线，可在不依赖 EUV 进一步微缩的前提下实现存储密度提升，对中国存储产业也具有参考意义。SK 海力士同时在 HBM4、HBM4E、CXL 内存等领域持续投入，构建完整的 AI 内存产品矩阵。分离存储单元与外围电路的 3D DRAM 架构有望在 2028-2030 年实现量产，成为下一代 DRAM 技术的主流方向。
核心看点：SK 海力士深入逻辑设计开发下一代 3D DRAM 架构，分离存储单元处理与外围电路控制，允许每部分使用不同制造技术分别优化，传统 DRAM 平面结构存储单元外围电路同晶圆，工艺微缩面临物理极限，3D DRAM 垂直堆叠存储单元大幅提升密度，外围电路分离到单独逻辑晶圆使用更先进工艺，SK 海力士全球 HBM 领导者 58% 份额深厚积累，从纯存储厂商向 “存储 + 逻辑” 系统级方案转型，AI 时代存储与计算边界日益模糊，3D DRAM 后 1α/1β 时代关键技术路线，不依赖 EUV 进一步微缩前提下提升密度，对中国存储产业参考意义，HBM4/HBM4E/CXL 内存完整 AI 内存矩阵，分离架构 2028-2030 量产下一代 DRAM 主流方向。
