10 月 18 日，据首尔经济日报、路透社、格隆汇和 IT 之家报道，三星电子将采用台积电的 3 纳米（N3P）制程，为英伟达下一代定制 HBM 芯片（NV-HBM）生产基底裸片（Base Die）。此举将标志着三星首次在 HBM 制造阶段与台积电合作。
该报援引业界消息人士的话称，英伟达已要求三星、SK 海力士和美光科技采用台积电的工艺制造 NVHBM 基底裸片，并采用第六代 DRAM 技术制造其核心芯片。三星选择局部妥协换取订单，同时保留自主产线作为备份。
英伟达正在重新定义下一代 HBM 标准，以强大的采购话语权强制三家存储厂统一基底裸片工艺，台积电顺势切入高端存储供应链。AI 算力存储进入定制化、多方协同的新阶段。
此前美光已确认台积电制造下一代 HBM 基础裸片，美光与英伟达联合开发 NVHBM，美光 26 份战略协议 RPO 320 亿，2027 年产能全部签约。三星 HBM4 产能明年翻倍月产 25 万片 + 40% 扩大 4nm 代工支持基础裸片。三星 HBM 基础裸片推行 “双轨” 战略部分委托台积电生产。英伟达 Vera Rubin 平台全面采用 HBM4，单颗 GPU 集成 8 颗 HBM4。微软 Maia 300 集成 8 组 HBM4 总容量 288GB。AMD MI400/MI455X 采用 432GB HBM4。HBM 基底裸片采用台积电先进制程是行业趋势，逻辑制程与存储堆叠的协同优化提升 HBM 性能和能效。三星与台积电在 HBM 领域的合作打破了传统存储厂自主制造基底裸片的模式，反映英伟达在 AI 芯片供应链中的绝对主导地位。
台积电 3nm 制程为 HBM 基底裸片提供先进逻辑工艺支持，进一步巩固台积电在 AI 芯片制造生态中的核心地位。
核心看点：三星将采用台积电 3nm 工艺为英伟达生产下一代 HBM 基底裸片首次在 HBM 制造阶段与台积电合作，三星电子采用台积电 3 纳米 N3P 制程为英伟达下一代定制 HBM 芯片 NV-HBM 生产基底裸片 Base Die，三星首次在 HBM 制造阶段与台积电合作，英伟达已要求三星 SK 海力士美光采用台积电工艺制造 NVHBM 基底裸片，采用第六代 DRAM 技术制造核心芯片，三星选择局部妥协换取订单同时保留自主产线作为备份，英伟达重新定义下一代 HBM 标准，强大采购话语权强制三家存储厂统一基底裸片工艺，台积电顺势切入高端存储供应链，AI 算力存储进入定制化多方协同新阶段，美光已确认台积电制造下一代 HBM 基础裸片，与英伟达联合开发 NVHBM 26 份战略协议 RPO 320 亿 2027 年产能全部签约，三星 HBM4 产能明年翻倍月产 25 万片 + 40% 扩大 4nm 代工支持基础裸片，三星 HBM 基础裸片双轨战略部分委托台积电生产，英伟达 Vera Rubin 全面采用 HBM4 单 GPU 集成 8 颗，微软 Maia 300 8 组 HBM4 288GB AMD MI400/MI455X 432GB HBM4，HBM 基底裸片台积电先进制程行业趋势，逻辑制程与存储堆叠协同优化提升 HBM 性能能效，三星与台积电 HBM 合作打破传统存储厂自主制造基底裸片模式，英伟达 AI 芯片供应链绝对主导地位，台积电 3nm 为 HBM 基底裸片先进逻辑工艺支持，巩固台积电 AI 芯片制造生态核心地位。
